硅(gui)(gui)(gui)(gui)(gui)(gui)材料(liao)根據(ju)晶(jing)(jing)胞的(de)(de)(de)排(pai)列方(fang)式不同，分為單(dan)晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)和多晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)。單(dan)晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)和多晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)最大的(de)(de)(de)區別是(shi)單(dan)晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)的(de)(de)(de)晶(jing)(jing)胞排(pai)是(shi)有序的(de)(de)(de)，而(er)多晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)是(shi)無序的(de)(de)(de)。在(zai)制造(zao)方(fang)法方(fang)面，多晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)一般是(shi)直(zhi)接把(ba)硅(gui)(gui)(gui)(gui)(gui)(gui)料(liao)倒入坩堝(guo)中融化(hua)，然(ran)后(hou)再冷卻而(er)成。單(dan)晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)是(shi)通過拉單(dan)晶(jing)(jing)的(de)(de)(de)方(fang)式形成晶(jing)(jing)棒(bang)（直(zhi)拉法）。在(zai)物理性(xing)質方(fang)面，兩(liang)種硅(gui)(gui)(gui)(gui)(gui)(gui)的(de)(de)(de)特性(xing)相(xiang)差較大。單(dan)晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)導電能力(li)強(qiang)，光電轉(zhuan)換效(xiao)率(lv)(lv)高，單(dan)晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)光電轉(zhuan)換效(xiao)率(lv)(lv)一般在(zai) 17%~25%左右(you)，多晶(jing)(jing)硅(gui)(gui)(gui)(gui)(gui)(gui)效(xiao)率(lv)(lv)在(zai) 15%以下(xia)。
光伏硅片：由于光電效應，且單晶硅優勢明顯，所以人們使用硅片完成太陽能到電能的轉換。在光伏領域使用的一般為圓角方形的單晶硅電池片。價格較便宜的電多晶硅片也有使用，但轉換效率較低。
由于光(guang)伏硅(gui)片(pian)對純(chun)度(du)、曲翹度(du)等參(can)數要(yao)求(qiu)(qiu)較低，所(suo)制造過程(cheng)相對簡單(dan)。以單(dan)晶(jing)(jing)硅(gui)電池片(pian)為(wei)例，第一步(bu)是切(qie)方磨圓，先(xian)按(an)照尺寸要(yao)求(qiu)(qiu)將(jiang)單(dan)晶(jing)(jing)硅(gui)棒切(qie)割成(cheng)方棒，然(ran)后(hou)(hou)將(jiang)方棒的四角磨圓。第二步(bu)是酸洗(xi)，主(zhu)要(yao)是為(wei)了除去單(dan)晶(jing)(jing)方棒的表面雜(za)質(zhi)。第三步(bu)是切(qie)片(pian)，先(xian)將(jiang)清(qing)(qing)洗(xi)完畢后(hou)(hou)的方棒與工(gong)板(ban)粘貼(tie)。然(ran)后(hou)(hou)將(jiang)工(gong)板(ban)放在切(qie)片(pian)機上，按(an)照已經設定好(hao)的工(gong)藝參(can)數進行切(qie)割。最后(hou)(hou)將(jiang)單(dan)晶(jing)(jing)硅(gui)片(pian)清(qing)(qing)洗(xi)干凈監測表面光(guang)滑度(du)，電阻率等參(can)數。
半導體硅片：半導體硅片比光伏硅片的要求更高。首先，半導體行業使用的硅片全部為單晶硅，目的是為了保證硅片每個位臵的相同電學特性。在形狀和尺寸上，光伏用單晶硅片是正方形，主要有邊長 125mm，150mm，156mm 的種類。而半導體用單晶硅片是圓型，硅片直徑有 150mm（6 寸晶圓），200mm（8 寸晶圓）和 300mm（12 寸晶圓）尺寸。在純度方面，光伏用單晶硅片的純度要求硅含量為 4N-6N 之間（99.99%-99.9999%），但是半導體用單晶硅片在 9N（99.9999999%）-11N(99.999999999%)左右，純度要求最低是光伏單晶硅片的 1000 倍。在外觀方面，半導體用硅片在表面的平整度，光滑度和潔凈程度要比光伏用硅片的要求高。純度是光伏用單晶硅片和半導體用單晶硅片的最大不同。
摩爾定律的發展就是硅片的發展。由于半導體用硅片是圓形，所以半導體硅片也叫“硅晶圓”或者“晶圓”。晶圓是芯片制造的“基底”，所有的芯片都是在這個“基底”上制造。在半導體用硅片的發展歷程中，主要有尺寸和結構兩個方向。
在尺寸上，硅片的發展路徑是越來越大：在集成電路發展初期，使用的是 0.75 英寸晶圓。而增加晶圓面積，增加單片晶圓上的芯片個數可以降低成本。1965 年左右，隨著摩爾定律的提出，集成電路技術和硅片都迎來快速發展期。硅片經歷了4 寸、6 寸、8 寸和 12 寸等節點。自從2001 年英特爾和 IBM聯合開發了 12 寸晶圓芯片制造后，現主流硅片就是12寸晶圓，占比約為 70%，但 18寸（450mm）晶圓的已經提上議程。
在結構方面，硅片的發展方向是越來越復雜：集成電路發展初期是只有邏輯芯片一種，但是隨著應用場景不斷增多，邏輯芯片、功率器件、模擬芯片、數模混合芯片，flash/Dram 存儲芯片、射頻芯片等等相繼出現，使得硅片在結構上出現了不同的形態。現在，主要有以下三種：
PW（Polish Wafer）：拋光片。拉單晶(jing)后(hou)直(zhi)接切割得到的硅片由于在光滑度(du)(du)或者翹(qiao)曲度(du)(du)方(fang)面(mian)不盡(jin)完美，所(suo)以首(shou)先要經(jing)過(guo)拋光處理。這種方(fang)式也是(shi)最原(yuan)始硅片的處理方(fang)式。
AW（Anneal Wafer）：退(tui)火晶(jing)(jing)圓(yuan)。隨著制程技(ji)術(shu)的(de)不(bu)(bu)斷發展(zhan)，晶(jing)(jing)體(ti)(ti)管(guan)特征尺(chi)寸的(de)不(bu)(bu)斷縮(suo)小，拋光片(pian)的(de)缺點也(ye)逐漸 暴露出(chu)來(lai)，比如硅片(pian)表(biao)面(mian)(mian)(mian)局部的(de)晶(jing)(jing)格(ge)缺陷(xian)，硅片(pian)表(biao)面(mian)(mian)(mian)含氧(yang)量較高等(deng)。為了解決這些問題，退(tui)火晶(jing)(jing)圓(yuan)技(ji)術(shu)被開發出(chu)來(lai)。在(zai)拋光后，將硅片(pian)放在(zai)充滿惰性氣體(ti)(ti)的(de)爐管(guan)中（一般為氬氣），進(jin)行高溫退(tui)火。這樣既可以修復硅片(pian)表(biao)面(mian)(mian)(mian)晶(jing)(jing)格(ge)缺陷(xian)，同時也(ye)可以減少表(biao)面(mian)(mian)(mian)含氧(yang)量。
EW（Epitaxy Wafer）：外(wai)(wai)延(yan)層(ceng)(ceng)硅(gui)(gui)(gui)(gui)片(pian)。隨著集(ji)成(cheng)電(dian)路的(de)(de)(de)(de)應用場景不斷增加，由硅(gui)(gui)(gui)(gui)片(pian)廠制(zhi)造的(de)(de)(de)(de)標準(zhun)硅(gui)(gui)(gui)(gui)片(pian)在(zai)(zai)電(dian)學特(te)性(xing)上已經不能滿足(zu)某些產品的(de)(de)(de)(de)要求。同時，通過熱退火(huo)減少的(de)(de)(de)(de)晶格缺陷也不能滿足(zu)越來越小的(de)(de)(de)(de)線寬需求。這就(jiu)衍生(sheng)出了(le)外(wai)(wai)延(yan)層(ceng)(ceng)硅(gui)(gui)(gui)(gui)片(pian)。通常的(de)(de)(de)(de)外(wai)(wai)延(yan)層(ceng)(ceng)就(jiu)是(shi)(shi)硅(gui)(gui)(gui)(gui)薄(bo)膜(mo)。是(shi)(shi)在(zai)(zai)原始硅(gui)(gui)(gui)(gui)片(pian)的(de)(de)(de)(de)基礎上，利用薄(bo)膜(mo)沉積技術，生(sheng)長一層(ceng)(ceng)硅(gui)(gui)(gui)(gui)薄(bo)膜(mo)。由于在(zai)(zai)硅(gui)(gui)(gui)(gui)外(wai)(wai)延(yan)中(zhong)，硅(gui)(gui)(gui)(gui)基片(pian)是(shi)(shi)作為籽(zi)晶的(de)(de)(de)(de)模式存在(zai)(zai)，所(suo)以(yi)生(sheng)長外(wai)(wai)延(yan)層(ceng)(ceng)會復制(zhi)硅(gui)(gui)(gui)(gui)片(pian)的(de)(de)(de)(de)晶體結構(gou)。由于襯底(di)硅(gui)(gui)(gui)(gui)片(pian)是(shi)(shi)單晶，所(suo)以(yi)外(wai)(wai)延(yan)層(ceng)(ceng)也是(shi)(shi)單晶。但是(shi)(shi)由于沒有被拋光，所(suo)以(yi)生(sheng)長完成(cheng)后的(de)(de)(de)(de)硅(gui)(gui)(gui)(gui)片(pian)表(biao)面(mian)的(de)(de)(de)(de)晶格缺陷可以(yi)被降(jiang)到很低。
外延技(ji)術指標主要(yao)包括外延層(ceng)厚度及其(qi)均(jun)勻性、電阻率均(jun)勻性、體金屬(shu)控(kong)(kong)制(zhi)、顆(ke)粒控(kong)(kong)制(zhi)、層(ceng)錯、位(wei)錯等(deng)缺陷控(kong)(kong)制(zhi)。現階段人們通過優化外延的(de)反應(ying)溫度、外延氣(qi)體的(de)流(liu)速(su)、中心及邊緣(yuan)的(de)溫度梯度，實現了(le)很高(gao)的(de)外延層(ceng)硅(gui)(gui)片質(zhi)量。因(yin)產品不(bu)同和技(ji)術升(sheng) 級的(de)需要(yao)，通過不(bu)斷優化外延工藝，現在已經實現了(le)很高(gao)的(de)外延硅(gui)(gui)片質(zhi)量。
另外(wai)(wai)，現在技(ji)術已(yi)經(jing)可以(yi)(yi)生(sheng)成(cheng)(cheng)(cheng)電阻率摻雜元素、摻雜濃(nong)度(du)與原始硅(gui)片(pian)不(bu)同的(de)外(wai)(wai)延(yan)層(ceng)，這樣(yang)更(geng)容易控制生(sheng)長出來的(de)硅(gui)片(pian)的(de)電學特性(xing)。比如可以(yi)(yi)通(tong)過在 P 型硅(gui)片(pian)上生(sheng)成(cheng)(cheng)(cheng)一層(ceng) N 型硅(gui)外(wai)(wai)延(yan)層(ceng)，這樣(yang)就(jiu)形成(cheng)(cheng)(cheng)了(le)一個低濃(nong)度(du)參(can)雜的(de) PN 結，為后續(xu)芯(xin)片(pian)制造中起到(dao)(dao)優化擊穿電壓，降(jiang)低閂鎖效應等等目的(de)。外(wai)(wai)延(yan)層(ceng)厚(hou)度(du)一般(ban)根據使(shi)用場景不(bu)同而不(bu)同，一般(ban)邏(luo)輯芯(xin)片(pian)的(de)厚(hou)度(du)為 0.5 微(wei)(wei)米(mi)(mi)到(dao)(dao) 5微(wei)(wei)米(mi)(mi)左右(you)，功率器件由(you)于需要承受高電壓，所以(yi)(yi)厚(hou)度(du)為 50 微(wei)(wei)米(mi)(mi)到(dao)(dao) 100 微(wei)(wei)米(mi)(mi)左右(you)。
SW（SOI Wafer）：SOI 全稱是 Silicon-On-Insulator（絕(jue)緣(yuan)體上(shang)硅(gui)）。由于 SOI 硅(gui)片(pian)具(ju)有(you)寄生電(dian)容小、短(duan)溝道效應小、繼承密度高、速度快、功耗低(di)等(deng)優(you)點，特(te)別是在襯(chen)底噪(zao)聲低(di)這個優(you)點使得 SOI 硅(gui)片(pian)常(chang)常(chang)用在射頻前端芯片(pian)中。
制造 SOI 硅片(pian)的(de)方法(fa)主要有四(si)種：SIMOX 技(ji)術(shu)、Bonding 技(ji)術(shu)、Sim-bond 技(ji)術(shu)和 Smart-CutTM 技(ji)術(shu)；SOI 硅片(pian)的(de)原(yuan)理比較簡單，核心目標就是在襯底中間加(jia)入一(yi)(yi)層絕緣層（一(yi)(yi)般(ban)以二氧(yang)化硅 SiO2 為主）。
從(cong)性能參數(shu)上來看，Smart-CutTM 技(ji)術(shu)(shu)是現(xian)在(zai) SOI 硅片(pian)制造技(ji)術(shu)(shu)中性能最(zui)優異的(de)。Simbond 技(ji)術(shu)(shu)性能和(he) Smart-Cut 技(ji)術(shu)(shu)性能相差不大(da)，但是在(zai)頂(ding)層硅厚度方(fang)(fang)面，Smart-Cut 技(ji)術(shu)(shu)生產(chan)(chan)的(de) SOI 硅片(pian)更薄(bo)，而且(qie)從(cong)生產(chan)(chan)成(cheng)本(ben)(ben)來說，Smart-Cut 技(ji)術(shu)(shu)可以(yi)重(zhong)復利用硅片(pian)，對于未來的(de)大(da)批量生產(chan)(chan)情(qing)況，Smart-Cut 技(ji)術(shu)(shu)更有成(cheng)本(ben)(ben)優勢(shi)，所以(yi)現(xian)在(zai)業界公認以(yi) Smart-Cut 技(ji)術(shu)(shu)為未來 SOI 硅片(pian)發展方(fang)(fang)向。
SIMOX 技(ji)(ji)術：SIMOX 全稱 Separation by Implanted Oxygen（注氧(yang)隔離(li)技(ji)(ji)術）。向晶圓中注入氧(yang)原子，然(ran)后經(jing)過高溫退火，使氧(yang)原子與周圍(wei)的(de)硅(gui)原子發生(sheng)反(fan)應，生(sheng)成一層二(er)氧(yang)化(hua)硅(gui)。此項(xiang)技(ji)(ji)術的(de)難點(dian)是控制氧(yang)離(li)
子注(zhu)入的(de)深度與厚(hou)度。對于(yu)離子注(zhu)入技術要求較高。
Bonding 技(ji)(ji)術(shu)(shu)(shu)：Bonding 技(ji)(ji)術(shu)(shu)(shu)又稱(cheng)鍵(jian)合技(ji)(ji)術(shu)(shu)(shu)，用 bonding 制造的 SOI 硅(gui)片(pian)又叫 Bonded SOI，簡稱(cheng) BSOI。Bonding技(ji)(ji)術(shu)(shu)(shu)需要(yao)(yao)兩片(pian)普通硅(gui)晶(jing)圓，在其中一(yi)片(pian)上生長(chang)一(yi)層(ceng)氧化層(ceng)（SiO2），然(ran)后(hou)與(yu)另(ling)外一(yi)片(pian)硅(gui)源鍵(jian)合，連接處就(jiu)是(shi)氧化層(ceng)。最(zui)后(hou)再進行研(yan)磨和拋(pao)光到想要(yao)(yao)的填(tian)埋層(ceng)（SiO2）深度。由(you)于鍵(jian)合技(ji)(ji)術(shu)(shu)(shu)比離子(zi)注(zhu)入技(ji)(ji)術(shu)(shu)(shu)簡單，所以目前(qian) SOI 硅(gui)片(pian)大都采用 bonding 技(ji)(ji)術(shu)(shu)(shu)制作(zuo)。
▲離子注(zhu)入方式形成絕緣體上硅
▲wafer bonding 方式形成絕緣體上硅
Sim-bond 技(ji)(ji)(ji)術(shu)：注氧(yang)鍵合(he)技(ji)(ji)(ji)術(shu)。Sim-bond 技(ji)(ji)(ji)術(shu)是 SIMOX 與 bond 技(ji)(ji)(ji)術(shu)的結(jie)合(he)。優(you)點(dian)是可以高精(jing)度控制埋氧(yang)層(ceng)(ceng)(ceng)厚度。第(di)(di)一(yi)步(bu)(bu)(bu)是向(xiang)一(yi)片(pian)硅(gui)晶(jing)圓注入氧(yang)離子，然(ran)后高溫(wen)(wen)熱退火(huo)形(xing)成(cheng)氧(yang)化層(ceng)(ceng)(ceng)，然(ran)后在該(gai)硅(gui)片(pian)表面(mian)形(xing)成(cheng)一(yi)層(ceng)(ceng)(ceng) SiO2 氧(yang)化層(ceng)(ceng)(ceng)。第(di)(di)二步(bu)(bu)(bu)是將該(gai)硅(gui)片(pian)與另外一(yi)片(pian)晶(jing)圓鍵合(he)。然(ran)后進行高溫(wen)(wen)退火(huo)形(xing)成(cheng)完好的鍵合(he)界面(mian)。第(di)(di)三步(bu)(bu)(bu)，減(jian)薄工藝。利用 CMP 技(ji)(ji)(ji)術(shu)減(jian)薄，但是與 bond 技(ji)(ji)(ji)術(shu)不同(tong)的是，sim-bond 有自(zi)停止層(ceng)(ceng)(ceng)，當研磨(mo)到 SiO2 層(ceng)(ceng)(ceng)時(shi)，會自(zi)動停止。然(ran)后經過腐蝕(shi)去掉 SiO2層(ceng)(ceng)(ceng)。最后一(yi)步(bu)(bu)(bu)是拋光。
Smart-cut 技(ji)術：智能剝離技(ji)術。Smart-cut 技(ji)術是鍵(jian)合(he)技(ji)術的一種延(yan)伸。第一步(bu)是將(jiang)一片(pian)(pian)晶(jing)(jing)圓(yuan)氧(yang)化(hua)(hua)(hua)，在晶(jing)(jing)圓(yuan)表面生(sheng)成(cheng)固(gu)定(ding)厚度(du)(du)的 SiO2。第二步(bu)是利(li)用(yong)(yong)離子(zi)(zi)(zi)注入技(ji)術，向晶(jing)(jing)圓(yuan)的固(gu)定(ding)深(shen)度(du)(du)注入氫(qing)(qing)離子(zi)(zi)(zi)。第三步(bu)是將(jiang)另外一片(pian)(pian)晶(jing)(jing)圓(yuan)與(yu)氧(yang)化(hua)(hua)(hua)晶(jing)(jing)圓(yuan)鍵(jian)合(he)。第四(si)步(bu)是利(li)用(yong)(yong)低(di)溫熱退火(huo)技(ji)術，氫(qing)(qing)離子(zi)(zi)(zi)形成(cheng)氣泡，令一部分硅片(pian)(pian)剝離。然后(hou)利(li)用(yong)(yong)高溫熱退火(huo)技(ji)術增(zeng)加(jia)鍵(jian)合(he)強度(du)(du)。第五步(bu)是將(jiang)硅表面平(ping)坦化(hua)(hua)(hua)。這項技(ji)術是國際公認的 SOI 技(ji)術發展方向，埋氧(yang)層厚度(du)(du)完(wan)全由(you)氫(qing)(qing)離子(zi)(zi)(zi)注入深(shen)度(du)(du)決定(ding)，更(geng)加(jia)準確(que)。而(er)且被(bei)剝離出的晶(jing)(jing)圓(yuan)可以重(zhong)復利(li)用(yong)(yong)，大(da)大(da)降低(di)了成(cheng)本(ben)。
▲sim-bond 方式(shi)形(xing)成絕緣體(ti)上硅(gui)
▲Smart-cut 方式形成絕緣體上硅(gui)