半導體制程已經進展到了(le)3nm，今年開(kai)始(shi)試產(chan)(chan)(chan)，明(ming)年就(jiu)將實現量產(chan)(chan)(chan)，之后就(jiu)將向2nm和1nm進發(fa)。相對于2nm，目前的(de)(de)1nm工藝技(ji)術完(wan)全(quan)處于研(yan)發(fa)探索階段(duan)，還沒有落地(di)的(de)(de)技(ji)術和產(chan)(chan)(chan)能規劃(hua)，也正是因為如此(ci)，1nm技(ji)術具有更多(duo)的(de)(de)想象和拓展空間，全(quan)球(qiu)的(de)(de)產(chan)(chan)(chan)學研(yan)各界都在進行著(zhu)相關工藝和材料的(de)(de)研(yan)究。
上周，IBM和三星公布了一種在芯片上垂直堆疊晶體管的新設計，被稱為垂(chui)直傳輸場(chang)效應晶體管 （Vertical Transport Field Effect Transistors，VTFET）。當前的處理器和SoC，晶體管平放在硅表面上，然后電流從一側流向另一側。相比之下，VTFET彼此垂直，電流垂直流動。該技術有(you)望突破1nm制(zhi)程工藝瓶(ping)頸。
IBM和三星表示，這種設計有兩個優點。首先，它可以繞過許多性能限制，將摩爾定律擴展到IBM當前的納米片技術之外，更重要的是，由于電流更大，該設計減少了能源浪費，他們估計VTFET將使處理器的速度比采用 FinFET 晶體管設計的芯片快兩倍或功耗降低 85%。IBM和三星聲稱，這一工藝技術有望允許手機一次充電使用整整一周。他們表示，這一工藝還可以使某些能源密集型任務（包(bao)括加密(mi)采礦(kuang)）更加(jia)節能(neng)，因此(ci)對環境的影響較小。
IBM 和三(san)星尚(shang)未(wei)透露(lu)他們計劃何時將該工藝(yi)技(ji)術商業化。他們并(bing)不是唯一(yi)一(yi)家(jia)試圖突破 1 nm瓶頸的(de)公司。今(jin)年5月，臺(tai)積電與合作伙伴發布了1nm工藝(yi)技(ji)術路徑；7 月，英特(te)(te)爾表示，其目(mu)標(biao)是在 2024 年之(zhi)前完成埃(ai)級芯(xin)片的(de)設(she)計。該公司計劃使(shi)用(yong)其新的(de)“英特(te)(te)爾 20A”制程節點和 RibbonFET 晶體管來實現這(zhe)一(yi)目(mu)標(biao)。
一、臺積電(dian)依然是(shi)先鋒(feng)
近(jin)年來，科學界一直在尋找可以替代硅的(de)二維(wei)材料(liao)，挑戰1nm以下的(de)制程工藝，但至今未能解(jie)決二維(wei)材料(liao)的(de)高阻、低電流問題。
近(jin)些(xie)年，在先(xian)進制程的研(yan)發和商業化(hua)方面，臺(tai)積(ji)電一直(zhi)是行業先(xian)鋒。
今年5月，臺積電、中國臺灣大學（NTU）和麻省理工學院（MIT）聯合宣布，1nm芯片研發(fa)取得重大突破。
該突破主要體現在材料方面，使用半金屬鉍（Bi）作為二維（2D）材料的接觸電極，可以大大降低電阻并增加電流。這(zhe)可以實現(xian)接近現(xian)有(you)半導體尺寸物理限制的能源效率(lv)。該消息是(shi)在IBM早些時候宣布其2nm芯片之后發布的。
每一種新的工藝技術都會帶來新的挑戰，在這種情況下，關鍵挑戰是找到合適(shi)的晶體管結構和材料。同(tong)時(shi)，為(wei)晶體(ti)管(guan)供(gong)電(dian)的(de)晶體(ti)管(guan)觸點(dian)對其(qi)性能至關重要。半導體(ti)工(gong)藝技術(shu)的(de)進一(yi)步小(xiao)型化(hua)增加了(le)接觸電(dian)阻，從而限制了(le)它們的(de)性能。因此(ci)，芯片(pian)制造商需要找到一(yi)種電(dian)阻非常低、可以(yi)傳(chuan)輸大電(dian)流并(bing)且可以(yi)用(yong)于量產(chan)的(de)觸點(dian)材料。
使(shi)用(yong)(yong)半金屬鉍作為(wei)晶(jing)(jing)體管(guan)的(de)接觸電(dian)(dian)極可以大大降低電(dian)(dian)阻并增加電(dian)(dian)流(liu)。目(mu)前，臺積(ji)電(dian)(dian)使(shi)用(yong)(yong)鎢(wu)互(hu)連(lian)(lian)晶(jing)(jing)體管(guan)，而(er)英(ying)特(te)爾使(shi)用(yong)(yong)鈷互(hu)連(lian)(lian)。兩者都有其(qi)優點，并且都需要(yao)特(te)定的(de)設備(bei)和(he)工具(ju)。
為了使用半金屬鉍作為晶體管的接觸電極，研究人員不得不使用氦離子束（HIB）光(guang)刻系(xi)統并設計一種(zhong)“簡單的(de)沉積(ji)工(gong)藝”。這種(zhong)工(gong)藝僅用(yong)于研發生產(chan)線，因此還(huan)沒(mei)有完全準備好(hao)進行大規模生產(chan)。
目前，臺積電的 1nm 制程節點仍處(chu)于探索階(jie)段，工(gong)廠正在(zai)嘗試各(ge)種選(xuan)項，也不能(neng)保(bao)證未來量(liang)產時確定使(shi)用(yong)半(ban)金屬鉍(bi)。
二、IMEC指(zhi)向2027
近日，比利時微電子研究中心（IMEC）表示，1nm制程2027年(nian)就可(ke)實現商業化，之后的0.7nm預計(ji)將(jiang)在(zai)2029年(nian)后實現量產。
IMEC的(de)(de)CEO Luc Van den hove博士(shi)在接受(shou)采訪(fang)時(shi)強調，搭配全新技術，“摩爾定律(lv)要前進多少個世代都不是問(wen)題。”據悉(xi)，IMEC和ASML合(he)作的(de)(de)EUV設(she)備研發(fa)工(gong)作正在進行(xing)，日(ri)本(ben)的(de)(de) TEL也(ye)參與其中，預計(ji)測試設(she)備有望在2023年(nian)初完成，也(ye)有企業打算在2026年(nian)投(tou)入量產。
此外，IMEC還開發了一種新方法，可以在采用(yong)1nm制程工(gong)藝技術構建的芯片中(zhong)使用(yong)金(jin)屬(shu)互連來減輕焦(jiao)耳(er)熱效應。
IMEC研究人員表示，在對基于鋁的二元化合物的實驗研究中，重點關注其電阻率，化學計量的AlCu和Al2Cu薄膜的電阻率低至9.5μΩcm。這些結果在實驗上支持它們在先進的半鑲嵌互連集成方案中用作新導體的承諾，在這些方案中，它們可以與氣隙結合以提高性能。然而，在這種組合中，焦耳熱效應變得越來越重要。這是通過在12層后端（BEOL）結構中結合實(shi)驗(yan)和(he)建模工作預測的。
1nm制(zhi)程需要在后端最關鍵的(de)層中(zhong)引入新的(de)導體材料(liao)，如二元(yuan)和三元(yuan)金屬(shu)間化合物（例如，Al 或(huo) Ru 基），其電阻率低于按比例尺寸的常規元素金屬（例如 Cu、Co、Mo 或 Ru）。IMEC已經通過實驗研究了鋁化物薄(bo)膜的電阻(zu)率(lv)，包括 AlNi、Al 3 Sc、AlCu 和(he) Al 2 Cu。在20nm 及以上(shang)厚度(du)時，所有 PVD 沉積(ji)膜的電阻(zu)率(lv)與(yu) Ru 或(huo) Mo 相當或(huo)更低(di)(di)。28nm 的 AlCu 和(he) Al 2膜的最(zui)低(di)(di)電阻(zu)率(lv)達到 9.5 μΩcmCu – 低(di)(di)于 Cu 的值。
IMEC設想在(zai)先(xian)進的半鑲(xiang)嵌集成方案中引(yin)入金(jin)屬間化(hua)合物，包括直接蝕刻可(ke)圖案化(hua)金(jin)屬以實(shi)現更高(gao)縱(zong)橫比(bi)的線(xian)條。通過在(zai)金(jin)屬線(xian)之間逐漸引(yin)入部分或全部氣(qi)(qi)隙，可(ke)以進一步改善 RC 延遲(chi)。用電隔離氣(qi)(qi)隙代替(ti)傳統的低(di)(di) k 電介質(zhi)有(you)望降低(di)(di)按比(bi)例尺(chi)寸(cun)的電容。但(dan)是氣(qi)(qi)隙的導熱性(xing)極差，這引(yin)起了對操作條件下焦(jiao)耳熱的擔憂。
IMEC通(tong)過(guo)在(zai)局部 2 層(ceng)金(jin)屬互連級別執(zhi)行焦(jiao)(jiao)耳熱“校準”測(ce)量(liang)并通(tong)過(guo)建模將(jiang)結果投影到(dao) 12 層(ceng) BEOL 結構(gou)，量(liang)化了這一挑戰。該研(yan)究預測(ce)，空氣間隙(xi)會(hui)使溫度(du)升高(gao) 20%。發(fa)現金(jin)屬線的密(mi)度(du)起著重(zhong)要作用：較高(gao)的金(jin)屬密(mi)度(du)顯示(shi)有助于降低焦(jiao)(jiao)耳熱。
“這些研究結果是改進半鑲(xiang)嵌金(jin)屬(shu)化(hua)(hua)方案作為(wei)1nm制程互連(lian)選(xuan)項的(de)關(guan)鍵，” IMEC研究員兼納米互連(lian)項目總監 Zsolt Tokei 說。“此外，IMEC正(zheng)在通過其它(ta)選(xuan)項擴展互連(lian)路(lu)線圖，包(bao)括混合金(jin)屬(shu)化(hua)(hua)和(he)新(xin)的(de)中間(jian)線方案，同時解決與工藝集成和(he)可靠性相關(guan)的(de)關(guan)鍵挑戰。”
三、1nm之后將如何發展？
當硅基芯片突破1nm之后，量子隧穿效應大增，將形成“電子失控”，使芯片失效。這種情況下，替(ti)換芯片的硅襯底(di)，也(ye)許是芯片進一步發展(zhan)的可(ke)行出路之(zhi)一。
電子(zi)可(ke)以連續地從一個門(men)流向下一個門(men)，而不(bu)是(shi)停留在(zai)預期(qi)的邏輯門(men)內(nei)，這(zhe)在(zai)本質(zhi)上使得晶(jing)體(ti)管不(bu)可(ke)能處(chu)于關閉狀態。
由(you)于(yu)晶體管由(you)三個(ge)端(duan)子(zi)組成(cheng)：源極(ji)，漏極(ji)和(he)柵(zha)極(ji)。電流(liu)從源極(ji)流(liu)向漏極(ji)，并(bing)由(you)柵(zha)極(ji)控制，柵(zha)極(ji)根據(ju)施加的電壓(ya)而(er)進行導通(tong)或(huo)關斷電流(liu)。
硅和二硫化鉬（MoS2）都具有晶格(ge)結構，但是通(tong)過硅的電子有效質量比二硫(liu)化(hua)鉬小。當柵極長度為5nm或(huo)更(geng)長時，硅晶體(ti)管可以正常工(gong)作。
而(er)通(tong)過二硫化鉬的(de)電子有(you)更高的(de)有(you)效質量，他們的(de)流(liu)動可以通(tong)過更小的(de)門(men)長度來控(kong)制。勞倫(lun)斯(si)伯克(ke)利國家實驗(yan)(yan)室對此(ci)方(fang)案的(de)可行(xing)性(xing)進(jin)行(xing)了(le)實驗(yan)(yan)驗(yan)(yan)證，但該(gai)研究(jiu)仍處(chu)于非常早(zao)期(qi)的(de)階段。
一個(ge)14nm制程(cheng)芯片上有(you)超(chao)過10億(yi)個(ge)晶(jing)(jing)體管，而伯克利實驗室團隊(dui)還沒有(you)開發(fa)出一種可行的方法來批量生產(chan)新的1nm晶(jing)(jing)體管，甚至還沒有(you)開發(fa)出使用這(zhe)種晶(jing)(jing)體管的芯片。
但(dan)是哪怕僅僅作為概(gai)念的(de)證(zheng)明，這(zhe)里(li)的(de)結(jie)果仍然(ran)是非常重要(yao)且(qie)令人鼓舞的(de)，期待后續(xu)新(xin)材料的(de)發現可以繼續(xu)允許更小的(de)晶體管尺寸，并隨之(zhi)提高未來(lai)芯(xin)片的(de)能效。
四、中國也有亮點
目(mu)前(qian)，全球1nm制(zhi)(zhi)程工(gong)藝(yi)都處于研發探索階段，距離商業化生(sheng)產還要(yao)幾年的(de)時間(jian)。因(yin)此，雖然中國(guo)大陸地區的(de)先進制(zhi)(zhi)程工(gong)藝(yi)的(de)商業化水平不(bu)高，但(dan)在相關的(de)理(li)論研究方(fang)面也在跟(gen)隨(sui)國(guo)際前(qian)沿。例(li)如，湖南大學(xue)在1nm制(zhi)(zhi)程工(gong)藝(yi)的(de)研究方(fang)面也有亮眼(yan)的(de)表現(xian)。
今年6月，湖南大學的研究團隊研發出了超短(duan)溝道的垂直場效應晶體管（VFET）。這種晶體管技(ji)術，可以把晶體管做到3nm大(da)小，而溝道(dao)長(chang)度只需要(yao)0.65nm。在以往的(de)制程(cheng)工藝中，溝道(dao)長(chang)度代(dai)表的(de)就是芯片制程(cheng)，也就是說0.65nm的(de)溝道(dao)長(chang)度，就意(yi)味(wei)著(zhu)0.65nm制程(cheng)。
更重要(yao)的(de)是，這(zhe)種垂(chui)直場(chang)效應晶體管不是平行(xing)排列的(de)，是垂(chui)直排列的(de)。這(zhe)種縱向的(de)結構(gou)具(ju)有天然的(de)短溝(gou)道(dao)特性，半(ban)導體溝(gou)道(dao)位于底(di)電(dian)極(ji)與頂(ding)部電(dian)極(ji)之間(jian)，溝(gou)道(dao)長度僅(jin)取決于材料厚度。
研究人員采用了范德華（vdW）金屬電極集成方法，以二硫化鉬（MoS2）作(zuo)為(wei)半導(dao)體溝道的(de)(de)(de)(de)薄層甚(shen)至單原子層，也(ye)就(jiu)(jiu)是說(shuo)溝道長(chang)度(du)，其實(shi)就(jiu)(jiu)是一層二(er)硫化鉬(mu)材(cai)料的(de)(de)(de)(de)厚度(du)，所以(yi)最(zui)短(duan)達到了0.65nm。由(you)于排列(lie)方式的(de)(de)(de)(de)不(bu)同，無需縮短(duan)晶體管與晶體管之間的(de)(de)(de)(de)距離(li)，搭(da)積木式的(de)(de)(de)(de)一層一層往上壘就(jiu)(jiu)行了，這(zhe)就(jiu)(jiu)使其不(bu)完(wan)全依賴于高精度(du)光刻機。不(bu)過(guo)，該(gai)研(yan)究只是實(shi)驗(yan)室的(de)(de)(de)(de)產物，要(yao)真正走向量產，還有很長(chang)的(de)(de)(de)(de)路要(yao)走。
五(wu)、向1nm光刻(ke)機(ji)進(jin)發
以上談的(de)(de)都是工(gong)藝技術(shu)和材料的(de)(de)研發，要實現(xian)1nm制(zhi)程(cheng)的(de)(de)落(luo)地，制(zhi)造設備，特別是EUV光刻機是必不(bu)(bu)可少的(de)(de)，這(zhe)就(jiu)不(bu)(bu)得不(bu)(bu)提到ASML。
目前，ASML的主力出貨EUV光刻機分別是NXE：3400B 和3400C，這兩款機型的數值孔徑（NA）均為0.33，其(qi)中更新一(yi)款的(de)3400C 的(de)可用性已經達到90%左右。
ASML預期，到今年(nian)年(nian)底，NXE：3600D 將會開(kai)始進(jin)行交付，該(gai)設(she)備(bei)的匹配套精(jing)準度(du)提(ti)升了，在30mJ/cm2下的晶圓吞(tun)吐(tu)量達到160片，相比3400C提(ti)高了18%，將會成為未來臺積電和(he)三星(xing)3nm制程工藝的主要設(she)備(bei)。
除此之外，ASML還公布(bu)了未來的三代光刻(ke)機研發計劃，三款機(ji)型(xing)的型(xing)號分別是NEXT、EXE：5000 和EXE:5200。從EXE：5000開始，將數值(zhi)孔徑提高到了0.55。
0.55NA 比(bi)0.33NA 有著巨大(da)的提升(sheng)，包括更高的對比(bi)度，圖像曝光成本更低等，是未(wei)來發(fa)展(zhan)的趨(qu)勢。
目(mu)前，硅片、曝光潔凈室已經逼近物理極限，現在(zai)的5nm/7nm 光刻機變(bian)得十分精密，設備零件(jian)多達10萬(wan)+、體(ti)積(ji)為40個(ge)貨柜。據悉，1nm 光刻機體(ti)積(ji)要比現在(zai)3nm 的多出一倍。
由于光(guang)刻(ke)機擁有非常多的(de)零件，需(xu)要(yao)高(gao)精度的(de)裝配，導致(zhi)光(guang)刻(ke)機從(cong)發貨到(dao)配置/培(pei)訓的(de)整個流程需(xu)要(yao)長達(da)兩年時(shi)(shi)間。按照這(zhe)個參考推算，預(yu)計0.55NA 的(de)大(da)規模應用得2025~2026年了，那時(shi)(shi)，大(da)概率(lv)是1nm制程工藝試產時(shi)(shi)段。
六、結語
以(yi)上這些只是目前行業(ye)內(nei)進(jin)行1nm制(zhi)程相關研發工作(zuo)的(de)代表，并(bing)非(fei)全部。相信(xin)隨著3nm的(de)量產，以(yi)及2nm進(jin)入商業(ye)化(hua)階段，1nm制(zhi)程的(de)研發會(hui)逐步成熟，當下的(de)這些實驗室級(ji)研究，預(yu)估將(jiang)(jiang)有不少會(hui)落(luo)地(di)到晶圓廠，同時(shi)，還(huan)將(jiang)(jiang)會(hui)有更新的(de)工藝和材料技術誕生。